提出了一种采用覆盖率驱动激励产生算法的验证技术，设计了一套完整的验证平台，成功地验证了一款高频bfrdmc(射频识别技术)芯片。该技术的核心思想是在验证过程中，通过分析功能覆盖率和代码覆盖率，得出未覆盖的边界条件，进而修改激励产生的约束条件，产生测试激励，验证边界条件，以有效地提高验证覆盖率。现该验证平台所验证的芯片已经成功流片，且测试性能优异。

在此，首先介绍电子标签的工作原理及ISO18000-6C标准，并根据ISO18000-6C标准，设计了实现超高频电子标签验证平台的整体电路。重点讨论基于EP1C6Q240FPGA的数字基带部分设计与实现。最后给出了该平台的测试结果，验证了平台设计的正确性和可靠性。

本文首先介绍电子标签的工作原理及ISO18000-6C标准，并根据ISO18000-6C标准，设计了实现超高频电子标签验证平台的整体电路。重点讨论基于EP1C6Q240FPGA的数字基带部分设计与实现。最后给出了该平台的测试结果，验证了平台设计的正确性和可靠性。

首先介绍电子标签的工作原理及ISO18000-6C标准，并根据ISO18000-6C标准，设计了实现超高频电子标签验证平台的整体电路。重点讨论基于EP1C6Q240FPGA的数字基带部分设计与实现。最后给出了该平台的测试结果，验证了平台设计的正确性和可靠性。

利用Xilinx的FPGA设计了一个FPGA原型验证平台，用于无源高频电子标签芯片的功能验证。主要描述了验证平台的硬件设计，解决了由分立元件实现模拟射频前端电路时存在的问题，提出了FPGA器件选型原则和天线设计的理论模型。同时，给出了验证平台的测试结果，通过实际的测试证明了验证平台设计的正确性和可靠性。该验证平台有力地支撑了bfrdmc芯片的功能验证，大大提高了标签芯片的投片成功率。

参照ISO/IEC 18000-6 Type B 协议设计了一款工作频率为915 MHz的射频读卡器，采用FPGA完成协议中规定的数字信号处理，C8051F020单片机作为主控器。利用Verilog HDL硬件描述语言，搭建FPGA内部各个小模块及系统的验证平台，选用Altera公司Cyclone系列的EP1C6Q240C8芯片为目标器件，使用Quartus II进行综合，并通过时序和功能验证。实验结果表明，该读卡器符合ISO/IEC 18000-6 Type B 协议要求，具有结构灵活、体积小、升级容易等优点。

首先介绍电子标签的工作原理及ISO18000-6C标准，并根据ISO18000-6C标准，设计了实现超高频电子标签验证平台的整体电路。重点讨论基于EP1C6Q240FPGA的数字基带部分设计与实现。最后给出了该平台的测试结果，验证了平台设计的正确性和可靠性。